

摘要：

SK海力士正加速布局下一代端侧AI内存技术，通过其北美子公司招聘工程师，推进3D堆叠DRAM-on-Logic与美国客户的联合设计。该技术将内存直接垂直堆叠于逻辑芯片之上，可大幅降低延迟与功耗，旨在突破传统PoP结构瓶颈，抢占智能手机等端侧AI市场先机。

SK海力士正加速布局下一代内存技术，将战场从高带宽内存（HBM）延伸至面向端侧AI的3D堆叠DRAM领域。

SK海力士近期已通过其位于美国圣何塞的北美子公司，启动3D堆叠DRAM-on-Logic设计工程师的招聘工作。此举标志着该公司首次在这一技术方向上进行专项人才储备，并已与特定美国客户建立合作关系，共同推进相关技术的商业化准备。

SK海力士在招聘公告中明确表示，目标是“与美国客户紧密合作，主导3D堆叠DRAM逻辑芯片的联合设计，提供符合技术需求和市场变化的芯片设计方案”。

此次布局对投资者具有重要信号意义。3D堆叠DRAM被视为端侧AI时代的核心内存技术，其目标市场涵盖智能手机应用处理器等高附加值领域，潜在客户包括苹果、高通等头部芯片设计企业。

技术路线：将内存直接堆叠于逻辑芯片之上

3D堆叠DRAM-on-Logic是一种将DRAM垂直堆叠于系统半导体（逻辑芯片）之上的先进封装技术，与传统PoP（Package-on-Package）结构相比，可大幅缩短芯片间互连距离，在相同面积内实现更多数据传输通道（I/O），从而降低数据传输延迟，并提升功耗效率与空间利用率。

SK海力士表示，端侧AI对高内存带宽与低功耗特性的同步需求，使得传统PoP结构在性能实现上存在明显瓶颈，而3D堆叠DRAM-on-Logic正是为突破这一限制而设计。目前最受关注的应用场景为移动端应用处理器，该类芯片承担智能手机的核心运算功能，对先进封装工艺的需求最为迫切。

SK海力士开发总括负责人今年4月在“TSMC技术研讨会2026”上表示，“内存与逻辑技术的融合是突破现有架构限制、最大化AI性能的技术突破口”，并明确将3D堆叠DRAM-on-Logic纳入公司面向客户多元工作负载的解决方案路线图，与定制HBM、高带宽闪存（HBF）并列为三大方向。

竞争背景：HBM格局初定，端侧AI成下一战场

SK海力士在HBM领域确立领先地位后，正将资源向端侧AI内存赛道倾斜。3D堆叠DRAM被业界视为物理AI时代边缘AI设备的关键半导体，市场竞争格局尚未形成，先发布局的战略价值显著。

SK海力士同期在多条技术线上同步推进：据悉，其用仁工厂“Y1”已于7月启动设备采购，青州工厂NAND产线亦计划投入约100万亿韩元进行扩建，HBM4E 12层样品亦已向主要客户供货。此次3D堆叠DRAM招聘的启动，进一步丰富了公司面向AI时代的产品矩阵。

风险提示及免责条款

市场有风险，投资需谨慎。本文不构成个人投资建议，也未考虑到个别用户特殊的投资目标、财务状况或需要。用户应考虑本文中的任何意见、观点或结论是否符合其特定状况。据此投资，责任自负。

限时权益申领

* 体验资格每人限申领一次

扫码
免费领取

VIP会员·7天畅读卡 | 大师课·入门串讲



限免

56 收藏

分享到:

写评论

请发表您的评论

表情 图片

发表评论

1 条评论



Robin

14小时前 中国天津

稻定律

0 回复